東京高等裁判所 平成８年（行ケ）３２７号 判決 1999年5月25日
アメリカ合衆国
７５００６ テキサス キャロルトン エレクトロニクス ドライブ １３１０
原告
エスジーエスートムソン マイクロエレクトロニクスインク
代表者
ポール バロー
訴訟代理人弁理士
岡部恵行
同
越場隆
東京都千代田区霞が関３丁目４番３号
被告
特許庁長官
伊佐山建志
指定代理人
内藤二郎
同
水野恵雄
同
井上雅夫
同
廣田米男
主文
特許庁が平成７年審判第８２３１号事件について平成８年７月２２日にした審決を取り消す。
訴訟費用は被告の負担とする。
事実
第１ 当事者の求めた裁判
１ 原告
主文と同旨
２ 被告
原告の請求を棄却する。
訴訟費用は原告の負担とする。
第２ 請求の原因
１ 特許庁における手続の経緯
原告は、１９８４年１２月２６日にアメリカ合衆国においてした特許出願に基づく優先権を主張して、昭和６０年１２月２６日に発明の名称を「ビットライン相互配置型ＲＯＭ」とする発明について特許出願（昭和６０年特許願第２９９６０５号）をしたところ、平成７年１月１０日付で拒絶査定を受けたので、同年５月１日に拒絶査定不服の審判を請求した。特許庁は、この請求を平成７年審判第８２３１号事件として審理した結果、平成８年７月２２日に「本件審判の請求は、成り立たない。」旨の審決をし、平成８年９月２日にその謄本を原告に送達した。なお、出訴期間として９０日が付加された。
２ 特許請求の範囲１の項
複数の行ライン(0～511)と、
上記複数の行ラインに直交する複数の出力ライン（Ｃ1、Ｂ1・・・Ｃ8、Ｂ8）と、
上記複数の出カライン（Ｃ1、Ｂ1・・・Ｃ8、Ｂ8）の間に接続された複数のメモリセルとを具備しており、
上記複数のメモリセルの各々は、上記複数の行ライン(0～511)のうちの１本により制御されて、１本の行ライン選択操作によって上記選択行ラインによる上記メモリセルの制御が可能となるようになされている、集積回路読取り専用記憶装置であって、該集積回路読取り専用記憶装置は更に、
１つの行ラインを選択する手段(110、112)と、
少なくとも１本の出力ラインを選択する手段(120)とを具備しており、
上記出力ラインは、列ラインの間に配置されたビットライン（Ｂ1・・・Ｂ8）を有し、上記列ラインは、選択された列ラインがアドレスされるときに、第１及び第２のデータ信号が、各選択された列ライン（Ｃ1・・・Ｃ8）の第１及び第２の側に配置された第１及び第２のビットライン上に現れるように、接続されており、
１つの論理フィールドにはいかなるメモリセルも２個物理的に隣接しないという性質をもつ複数の論理フィールドの上記メモリセルにデータが記憶され、
上記選択手段(120)は、１つの論理フィールドからデータを読み取り、第１の組の列ラインを同時に選択するように動作する列デコーダ手段を有し、
選択信号に応答して、各選択された列ラインごとに、上記第１と第２のデータ信号のうちの一方のみを選択するためのデータ選択手段が設けられている
ことを特徴とする集積回路読取り専用記憶装置。
３ 審決の理由
別紙審決書の理由の写のとおりである。以下、当裁判所も、審決の定義に従い、「本願発明」、「第１刊行物」、「第１刊行物発明」、「第２刊行物」及び「第２刊行物発明」の用語を用いる。
４ 審決の取消事由
審決の理由(1)は争わない。同(2)のうち、第１刊行物に係る認定は争わないが、第２刊行物に係る認定は争う。同(3)は争わない。同(4)ないし(6)は争う。
審決は、「インターリーブ」（判決注・「インタリーブ」ともいう。）という技術用語で表現されるものを誤認した結果、相違点の判断を誤り、また、相違点の判断について審理不尽があって、違法であるから、取り消されるべきである。
(1) 取消事由１（「インターリーブ」という技術用語で表現されるものの誤認に基づく相違点の判断の誤り）
イ（イ） 被告は、審決にいう「インターリーブ」の定義を、「送り出す符号系列をランダムを含む任意の順序で一度並べ替えて伝送又は記録し、受信側でまた元の順序に並べ替えることにより、伝送系でバースト誤りを生じた場合、受信側で元に戻すときにランダム誤りになり、このインターリーブを弔いると、ランダム誤りが混在しても、１符号語に誤りが群がる確率は低くなり、ある程度誤りが集中しても、強力なランダム誤り訂正符号で処理できる。」とする。しかし、上記のうち、「ランダムを含む任意の順序で」の部分は、被告の創作であって同意できない。上記部分は、「一定の法則に従って」とされるべきである。
上記「一定の法則」とは、音声や画像のデジタル伝送や記録では、ソフトごとに符号列の並べ替え方が異なっていては、受信機やプレーヤーで聴くことができないから、デジタル放送の規格ごとに、あるいはＣＤＲＯＭの規格ごとに「インターリーブ」の符号列の並べ替え方を統一せざるを得ない。したがって、「インターリーブ」の符号列の並べ替え方は、規格ごとに一定の法則に従ってせざるを得ない。
この意味において、郵政省通信総合研究所編「通信の百科事典－通信・放送・郵便のすべてー」（丸善株式会社平成１０年７月３０日発行、以下「甲第１２号証刊行物」という。）の「インタリーブ」に説明されるように「ディジタルデータの転送において、送信するビットの並びをある一定の法則に従って並べ変えること」が、周知慣用の技術としての「インターリーブ」が意味するところである。また、「マグローヒル科学技術用語大辞典 第２版」（日刊工業新聞社昭和６０年３月２５日発行、以下「乙第１号証刊行物」という。）が定義する「一つの系列の部分を、他の一つ以上の系列の部分と、それぞれの系列の順序をくずさないで、巡回的に交互に配置すること」という「インターリーブ］の定義も妥当なものである。
（ロ） 第２刊行物発明の特徴の一つは、一組の誤り訂正符号を半導体集積回路記憶装置の内部において分散して相互にランダムな位置に記憶することである。そして、ランダムということは、配置に当たり一定の法則に従わないのであるから、第２刊行物発明は、「インターリーブ」をメモリに適用したものではない。
（ハ） 本願発明は、いかなるメモリセルも２個物理的に隣接しないという性質を持つ複数の論理フィールド上の上記メモリセルにデータが記憶されることを一つの特徴としており、これは、いかなるメモリセルも２個物理的に隣接しないという規則性はあるが、この条件を満足するならば、どのような態様でもよく、これは、インターリーブの定義に該当しない。
ロ 原告の定義によるにせよ、被告の定義によるにせよ、「インターリーブ」は、送信側から受信側に符号系列を送る第１の場合か、符号系列を記録する第２の場合に係るものである。符号系列を符号系列の順番のまま記録するものは、原田益水「デジタル技術入門基本１８章］（株式会社電波新聞社昭和５９年７月２０日発行、以下「乙第２号証刊行物」という。）の１６２頁下から４行に記載されるようなＰＣＭのＶＴＲ（ビデオテープレコーダ）やＣＤなどである。一方、第２刊行物発明は、ＲＡＭのような半導体記憶装置であるから、送信側から受信側に符号系列を送る第１の場合に該当しないことは明らかである。また、半導体記憶装置は、記憶単位がマトリクス状に配列されており、アクセスするには、行と列を特定する必要があり、符号系列を符号系列の順番のまま記録するものではないから、符号系列を記録する第２の場合にも該当しない。したがって、第２刊行物発明は、「インターリーブ」に該当しない。
更に細かく見るならば、被告定義によるせよ、原告定義によるにせよ、「インターリーブ」は、「送り出す符号系列」を前堤としているから、「受信側」の存在を必要としている。しかし、第２刊行物発明の半導体記憶装置には、そのような「送り出す符号系列」も「受信側」もない。この意味でも、第２刊行物発明は、「インターリーブ」に該当しない。
ハ 本願発明は、ＸセルＲＯＭのような半導体記憶装置であるから、送信側から受信側に符号系列を送る前記第１の場合に該当しないし、記憶単位がマトリクス状に配列されているから、符号系列を記録する第２の場合にも該当せず、したがって、やはり「インターリーブ」に該当しない。
また、本願発明は、「送り出す符号系列」も「受信側」もないから、この意味でも」「インターリーブ」に該当しない。
ニ 第２刊行物発明の「ランダムな位置に記憶する」ということは、「１つの論理フィールドにはいがなるメモリセルも２個物理的に隣接しないという性質をもつ複数の論理フィールドの上記メモリセルにデータが記憶され」るというような制約を無視して、ランダムな位置に記憶するのであり、第２刊行物の第１図のメモリアレー１内において２組のメモリセルが斜めに隣接していることからも明らかなように、本願発明とは、本質的に異なるものである。
(2) 取消事由２（相違点の判断についての審理不尽）
イ 本願発明と第１刊行物発明の相違点について、審決は、「１つの論理フィールドにはいかなるメモリセルも２個物理的に隣接しないという性質をもつ複数の論理フィールドの上記メモリセルにデータが記憶され、」（以下「相違点４」という。）以外にも相違点があることを認定しながら、格別の発明力を要するところではないとの結論に至っているが、これは矛盾している。
ロ ＸセルＲＯＭは、列ラインが１本しか選択されない場合でも、ビットを少なくとも２個利用できるものである。この２ビットは、列ラインを挟んで互いに隣接するものである。したがって、「１つの論理フィールドにはいかなるメモリセルも２個物理的に隣接しない」という本願発明の特徴的構成を確保するためには、列ラインで選択される互いに隣接する２ビットの一方のみを選択して出力する必要があるから、「選択信号に応答して、各選択された列ラインごとに、上記第１と第２のデータ信号のうちの一方のみを選択するためのデータ選択手段が設けられている」（以下「相違点６」という。）との構成を必要とするものである。そして、この構成は、ＸセルＲＯＭが有するバイー２という性質により列ライン４本のみをグラウンドに接続することにより８ビット出力を供給することができるという効果を失わせるものであり、従来の発想とは全く異なる発想である。審決が上記相違点を無視していることは、審理不尽であり、論理の飛躍である。
第３ 請求の原因に対する認否及び被告の主張
１ 請求の原因１ないし３の事実は認める。同４は争う。
２ 被告の主張
(1) 取消事由１について
イ 審決は、第２刊行物発明のランダムに分散するという技術を第１刊行物発明に適用することが容易であるとしたものではない。審決は、第２刊行物に示される技術は、一般には「インターリーブ」という技術用語で表現されるものであって、メモリ技術分野においては、ＲＡＭ、ＲＯＭいずれのメモリにも適用しうる周知慣用の技術であり、この「インターリーブ」の技術を第１刊行物発明に適用することは容易であるとしたものである。第２刊行物は、「インターリーブ」が周知慣用の技術であることの裏付けとして提示したものである。
ロ 「インターリーブ」の定義は、「送り出す符号系列をランダムを含む任意の順序で一度並べ替えて伝送又は記録し、受信側でまた元の順序に並べ替えることにより、伝送系でバースト誤りを生じた場合、受信側で元に戻すときにランダム誤りになり、このインターリーブを用いると、ランダム誤りが混在しても、１符号語に誤りが群がる確率は低くなり、ある程度誤りが集中しても、強力なランダム誤り訂正符号で処理できる」ということである。これは、乙第２号証刊行物の１６１頁ないし１６２頁の「８．インターリービング」の項の記載を根拠とするものである。
ハ 第２刊行物には、符号列をランダム関数を用いてランダム関数の発生順に符号列の並べ替えを行ってその順列でメモリに記憶するものの、読出し時には元の符号配列に戻すことにより、読出し時にビット誤りがあっても誤り訂正符号で訂正しやすくすることの記載がある。
そして、第２刊行物発明も、符号伝送・記録に用いる「インターリーブ」の技術であって、上記「インターリーブ」の定義に合致する技術である。
ニ 本願発明は、メモリにデジタル符号を記憶するに当たって「１つの論理フィールドにはいかなるメモリセルも２個物理的に隣接しないという性質を持つ複数の論理フィールドの上記メモリセルにデータが記憶され」るように分散して記憶するものであり、この分散記憶の効果は「回路欠陥部分がビットライン２本以上にまたがっていても論理フィールド１つにつきエラー１個にすることができる」というものであるから、デジタル符号列は連続して記憶さていないことは明らかである。したがって、本願発明は、「インターリーブ」の定義に合致する技術である。
ホ 連続するデジタル符号列を再配列するに当たり、本来隣り合うビットをある規則に従って間隔をあけて再配列する間隔の繰り返しサイクルをインターリーブ比といい、主に記憶・伝送される信号の重要度や、ビット落ち現象の内容・現象の発生頻度などで経験則上決められることが多く、一般には記憶するデータの重要度が低いものではインタリーブ比を小さく、重要なものは大きく取る。インターリーブ比を第２刊行物発明のように論理フィールド内ではなく、論理フィールド間のインターリーブ比をとることによりインターリーブ比を大きく取り、「１つの論理フィールドにはいかなるメモリセルも２個物理的に隣接しないという性質を持つ複数の論理フィールドの上記メモリセルにデータが記憶され」るような構成とすることも、当業者が容易に設定し得た設計事項である。
(2) 取消事由２について
ビットラインと論理フィールドからなるＲＯＭは周知であることを原告は認識しており、相違点４以外の相違点は、第１刊行物記載のメモリ構成におけるデータの読み出しのためのアドレス指定の周辺回路を具体的に規定しただけのものにすぎない。逆にいえば、これらの構成がなければ、第１刊行物記載のメモリからのデータ読出しは行えないのである。
以上のとおり、第２刊行物発明に記載されている「インターリーブ］の技術を第１刊行物発明に適用するに当たって読出しのための行ライン、列ライン、データ線選択等の各アドレス指定手段、すなわち、周辺回路を具体的に記述しただけのものであるから、これらの相違点は、インターリーブの度合いをどの程度とするかで当業者が容易に設定し得る設計事項である。
第４ 証拠
証拠関係は、本件記録中の書証目録のとおりであるから、これを引用する。
理由
第１ 請求の原因１ないし３の事実は、当事者間に争いがない。
第２ 本願発明の概要
甲第２（本願明細書）、第３号証（平成７年５月３１日付手続補正書）によれば、本願発明に関して、本願明細書には次の記載があることが認められる。
１ 「この発明は、集積回路記憶装置、特にＲＯＭに関するものである。」（本願明細書５頁５行）
「集積度の大きい回路は集積度が小さい場合と比べて欠陥が多くなる。チップの歩留りを向上させるにはこの欠陥を埋合わせる必要がある。一般には冗長列や冗長行を用いるが、ＲＯＭに冗長性を持たせるのは極めて難しい。」（同７頁２行ないし６行）
２ 「上記問題点を解決するために本発明で、冗長列や冗長行の代りにエラー訂正回路を用いたＸセルＲＯＭを完成した。」（同頁８行ないし１０行）
本願発明は、特許請求の範囲１の項の構成を備える。（上記手続補正書２頁２行ないし下から３行）
３ 「この発明は、隣り合うビットラインが相互配置した相異なる論理フィールドに属する構成のＸセルＲＯＭに関するものである。相異なるフィールドに属する隣り合うビットライン何本かから成る集合の中の１本のビットラインだけが検出装置に接続している。その結果、ある特定の論理フィールドの要素となっているビットラインは物理的に分離される。この発明では、ビットラインと論理フィールドを構成する連想メモリセルが広く分布していることに特徴がある。その結果、回路欠陥部分がビットライン２本以上にまたがっていても論理フィールド１つにつきエラー１個にすることができる。」（本願明細書２９頁１行ないし１３行）
第３ 審決の取消事由について判断する。
１ 取消事由１について
(1) 審決は、相違点の判断に当たり、「「インタリーブ」という技術用語で表現されるものであって、メモリ技術分野においては・・・周知・慣用の技術であるので、この技術を第１刊行物発明の読取り専用記憶装置に適用することに格別の発明力を要するとすることはできない。」（審決の理由１０頁１３行ないし１９行）として、第１引用例発明と周知慣用の技術から容易と判断したようにも述べる一方、「第１・第２刊行物発明に基づいて当業者が容易に発明をすることができたものと認められる」（審決の理由１２頁１２行ないし１４行）として、第１引用例発明及び第２引用例発明という２個の公知発明から容易と判断したようにも述べており、措辞適切を欠くものといわざるを得ないけれども、これに弁論の全趣旨を総合すれば、審決は、「インターリーブ」という技術用語で表現される技術が、メモリ技術分野、すなわち、ＲＡＭ・ＲＯＭを通じた集積回路記憶装置の技術分野において周知慣用の技術であり、この技術を第１刊行物発明に適用することが容易であったと判断したものと認めることができる。
(2) 「インターリーブ」という技術用語が何を指すかについて、審決は定義をしていないから、これを普通に使用されている意味で使用しているものと解される。そこで、「インターリーブ」という技術用語で表現される技術について検討する。
イ 甲第１２号証によれば、甲第１２号証刊行物には、「インタリーブ・・・ディジタルデータの転送において、送信するビットの並びをある一定の法則に従って並べ変えること、誤り訂正符号の効果を高めるために行われる。」との記載があることを認めることができる。
ロ 乙第１号証によれば、乙第１号証刊行物には、「インターリーブ・・・【情報】１．一つの系列の部分を、他の一つ以上の系列の部分と、それぞれの系列の順序をくずさないで、巡回的に交互に配置すること、２．一連の記憶番地のアクセス時間を短縮するために、個々の番地を、計算機システムの異なるいくつかの記憶モジュールに配置すること」との記載があることを認ることができる（以下、上記１の定義による「インターリーブ」を「第１定義インターリーブ」、上記２の定義による「インターリーブ」を「第２定義インターリーブ」という。なお、弁論の全趣旨によれば、第２定義インターリーブは、審決書の記載に係る「インタリーブ」とは別の技術であることが認められるから、以下では、特記しない限り第２定義インターリーブを除いて検討する。）。
ハ 以上の事実によれば、「インターリーブ」とは、「ある一定の法則に従って並べ変える」か、「それぞれの系列の順序をくずさないで、巡回的に交互に配置する」か、いずれにせよ、一つの系列の部分と他の一つの系列の部分の配置には、何らかの規則性があるものと認められる。
ニ もっとも、乙第１２号証によれば、特開昭５７－１１３６５６公報（以下「乙第１２号証刊行物」という。）には、「移動通信で多量のディジタルデータを送受するときに用いられるインタリーブ方式において、送信側にデータの並べかえをＭ系列によって行う手段を備え、受信側に前記並べかえられたデータを同じＭ系列でもとに戻す手段を備えたことを特徴とするＭ系列を用いたビットインタリーブ方式。」（１頁左下欄５行ないし１０行）、「送るべきデータを特定の順番に並べかえるのではなく、Ｍ系列を擬似乱数として用いて発生した符号の番号順に送出データを並べかえるようにした」（２頁左上欄１０行ないし１３行）との記載があることを認めることができる。
しかし、甲第１２号証刊行物及び乙第１号証刊行物は辞典ないし事典であって、その編者ないし発行者からみて、それぞれ相当の根拠に基づいて用語を定義しているものと認めることができるところである。また、弁論の全趣旨によれば、被告は、当初は、平成１０年４月３日付準備書面（第１回）において、乙第１号証刊行物の第１定義インターリーブに関する記載に基づいて「インターリーブ」を定義していた事実が認められる。したがって、上記各刊行物の記載及び弁論の全趣旨に照らせば、公開特許公報である乙第１２号証刊行物の上記記載は、当該発明の特許出願人の用語であって、これをもつて直ちに、「インターリーブ」という技術用語がランダムに並べ替える場合も含むのが普通の意味であるとして使用されていることの証左とすることはできない。
ホ また、乙第２号証によれば、乙第２号証刊行物には、「インターリービングというのは、織り込むという意味ですが、送り出す符号系列を一度並べ換えて伝送または記録し、受信側でまたもとの順序に並べかえます。・・・第１１－８図にインターリーブ回路を示します。送信側では、一番上の直接から、順次、遅延量Ｄを増やしていき、これを繰り返します。伝送系に並んだ符号系列は、入り乱れてしまいます。ここでバースト誤りが発生しても、受信側で元に並べかえるとランダム誤りになってしまうのです。また、スクランブルという方法があり、・・・ＰＣＭのＶＴＲなどに用います。」（１６１頁下から９行ないし１６２頁２行）との記載とともに、「《第１１－８図》インターリーブ回路の例」として、符号器、インターリーブ回路、メモリ、デインターリーブ回路、復号器が順に接続された図及び符号器からの出力である「符号器出力」、メモリからの出力である「通信器」、デインターリーブ回路からの出力である「復号器入力」における符号系列の変化の図が示されていることを認めることができるけれども、上記記載は、順次、遅延量Ｄを増やしていくという規則性をもつ技術を前提としていると解されるから、前記ハの認定に反するものではない。
(3) 次いで、「インターリーブ」という技術用語で表現される技術が、メモリ、すなわち、ＲＡＭ・ＲＯＭを通じた集積回路記憶装置の技術分野において、周知慣用の技術であるか否かについて検討する。
イ 前記(2)イ、ロの認定事実によれば、「インターリーブ」は、デジタルデータの転送に関する技術であることは認められるけれども、これが集積回路記憶装置の技術分野において周知慣用の技術であると認めることはできない。かえって、甲第６、第７号証によれば、国分明男編著「マイクロコンピュータメモリ」（丸善株式会社昭和６０年９月３０日発行）には、「インタリーブは・・・複数のバンクにまたがって連続的にアドレスを割り付け、メモリ動作をバンク間でオーバラップさせることによって、連続アドレスのアクセスを高速にする方法」（１４頁下から６行ないし４行）との記載が、社団法人電子通信学会編「電子通信ハンドブック」（株式会社オーム社昭和５４年３月３０日発行）には、「インタリーブ方式は複数の独立に動作できる主記憶装置モジュールを並列に動作させることによって、見掛け上サイクル時間を高速化するもの」（１３１２頁右欄１９行ないし２１行）との記載がそれぞれあることが認められ、上記事実によれば、集積回路記憶装置の技術分野においては、「インターリーブ」という技術用語は、一連の記憶番地のアクセス時間を短縮するために、個々の番地を、計算機システムの異なるいくつかの記憶モジュールに配置すること、すなわち、第２定義インターリーブを意味することを認めることができる。
ロ 乙第２号証刊行物には、前記(2)ホの認定に係る記載があるけれども、上記記載は、前記イの認定を左右するものではない。すなわち、上記記載によっても、「インターリーブ」は、ＰＣＭのＶＴＲなどを含む伝送又は記録にも関係する技術であるということはできるものの、直ちにこれが信号、音、データなどの情報を将来、参照・再生するために保存しておく方法である記録の技術分野のみならず、計算に必要な情報を所要の時間蓄えておくという記憶の技術分野においてまで周知慣用の技術であるということはできない。なお、乙第２号証刊行物の第１１－８図には、インターリーブ回路中に「メモリ」が図示されているけれども、同刊行物の本文の説明中には「インターリーブ」が集積回路記憶装置に関するものであることを窺わせる記載はなく、かえって、「送信側」、「受信側」、「伝送系」、「通信器」等という記載があることに徴すれば、同図は伝送の技術を示すもののようにも思われ、これが直ちにＲＡＭ・ＲＯＭ等の集積回路記憶装置を指すと解することはできないし、まして、上記の１例の図のみから、「インターリーブ」が集積回路記憶装置の技術分野において周知慣用の技術であることの証左とすることはできない。
ハ 被告は、第２引用例発明について、「インターリーブ」の技術であると主張する。しかし、「インターリーブ」においては、一つの系列の部分と他の一つの系列の部分の配置には、何らかの規則性があることは前示のとおりである。ところが、甲第５号証によれば、第２刊行物発明は、誤り訂正符号を半導体集積回路記憶装置の内部において分散して相互にランダムな位置に記憶する符号記憶装置であることが認められるところ、同発明における記憶は、ランダムな位置であるから、規則性はないものというべきである。したがって、第２刊行物発明を「インターリーブ」の技術であるということはできないから、被告の主張は採用することができない。
なお、第２刊行物発明が「インターリーブ」の技術の概念に含まれるとしても、そのような発明が一例あることをもって、「インターリーブ」の技術全体が、集積回路記憶装置の技術分野において周知慣用の技術であるということはできないものである。
(4) 以上のとおり、「インタリーブ」という技術用語で表現される技術が、被告主張に係る定義のものであるということはできないし、また、それがメモリ、すなわち、ＲＡＭ・ＲＯＭを通じた集積回路記憶装置の技術分野において周知慣用の技術であるということもできない。したがって、これらを前提として、この技術を第１刊行物発明に適用することが容易であったとした審決の判断は、誤りであるといわざるを得ない。
２ 取消事由２について
原告は、取消事由２について、審理不尽である旨主張するけれども、その趣旨は、審決が相違点４以外の相違点についての判断を行っていないとして、その違法を主張するものと解される。そこで、検討するに、甲第１号証によれば、審決は、「(4) 相違点に対する当審の判断」において、相違点４についての判断をしていると解されるものの、その他の相違点についての判断をしているものと認めることはできない。
この点に関して、被告は、相違点４以外の相違点は、「インターリーブ」の技術を第１刊行物発明に適用するに当たって読出しのための行ライン、列ライン、データ線選択等の各アドレス指定手段、すなわち、周辺回路を具体的に記述しただけのものであるから、これらの相違点は、インターリーブの度合いをどの程度とするかで当業者が容易に設定し得る設計事項である旨主張する。しかし、甲第２号証によれば、本願明細書には、「ＸセルＲＯＭは本来はバイー２装置である。何故なら列ラインが１本しか選択されない場合でもビットを少なくとも２個利用できるからである。」（６頁１２行ないし１４行）、「本発明は・・・エラー訂正回路を用いたＸセルＲＯＭに関するものである。このＸセルＲＯＭでは、メモリ要素は互いに隣合わないように論理フィールド・・・内に配置されているため、アクティブ列１列ごとに出力信号を２つ得るという電力節約方式にすることはできない。」（１１頁下から３行ないし１２頁５行）との記載があることが認められ、上記記載によれば、相違点６に係る構成は、相違点４に係る構成と関連するものであって、ＸセルＲＯＭであれば当然に相違点６に係る構成になるというものではなく、また、被告主張に係る「インターリーブ」の技術を適用すれば当然に相違点６に係る構成になるというものでもないものと認められるから、これを周辺回路を具体的に記述しただけのものということはできないし、また、当業者が容易に設定し得る設計事項であるということもできない。したがって、被告の主張は、採用することができない。
以上のとおりであるから、審決は、少なくとも、本願発明と第１刊行物発明には相違点６に係る構成の相違があることを認定しながら、これについての判断を行わないまま、本願発明は、第１刊行物発明及び「インターリーブ」という技術用語で表現される周知慣用の技術に基づいて当業者が容易に発明をすることができたとの結論を導いたものであって、理由に不備があるものというべきであるが、仮に上記相違点について、当業者が容易に設定し得る設計事項であると判断したものとすれば、相違点の判断を誤ったものといわざるを得ない。
３ 以上のとおりであるから、審決には、相違点４についての判断の誤り及び相違点６についての理由の不備ないし判断の誤りの違法があり、この違法は審決の結論に影響を及ぼすことが明らかである。したがって、審決は、取消しを免れない。
第４ よって、原告の本訴請求は、理由があるから、これを認容することとし、訴訟費用の負担について行政事件訴訟法７条、民事訴訟法６１条を適用して、主文のとおり判決する。
（口頭弁論終結日・平成１１年５月１１日）
（裁判長裁判官 清永利亮 裁判官 山田知司 裁判官 宍戸充）
理由
(1)手続の経緯、本願発明の要旨
本願は、昭和６０年１２月２６日の出願（優先権主張１９８４年１２月２６日）であって、その特許請求の範囲の第１項に記載された発明は、補正された明細書及び図面の記載によれば
「ビットラインと論理フィールドを構成する連想メモリセルが広く分布していることに特徴がある。その結果、回路欠陥部分がビットライン２本以上にまたがっていても論理フィールド１つにつきエラー１個にすることができる。」（明細書第２９頁第９～１３行）することを目的・効果とし、
その目的・効果を達成するための構成に欠くことができない事項として特許請求の範囲の第１項に記載された次のとおりの
「複数の行ライン（０～５１１）と、
上記複数の行ラインに直交する複数の出力ライン（Ｃ１、Ｂ１・・・Ｃ８、Ｂ８）と、
上記複数の出力ライン（Ｃ１、Ｂ１・・・Ｃ８、Ｂ８）の間に接続された複数のメモリセルとを具備しており、
上記複数のメモリセルの各々は、上記複数の行ライン（０～５１１）のうちの１本により制御されて、１本の行ライン選択操作によって上記選択行ラインによる上記メモリセルの制御が可能となるようになされている、集積回路読取り専用記憶装置であって、該集積回路読取り専用記憶装置は更に、
１つの行ラインを選択する手段（１１０、１１２）と、
少なくとも１本の出力ラインを選択する手段(120)とを具備しており、
上記出力ラインは、列ラインの間に配置されたれたビットライン（Ｂ１・・・Ｂ８）を有し、上記列ラインは、選択された列ラインがアドレスされるときに、第１及び第２のデータ信号が、各選択された列ライン（Ｃ１・・・Ｃ８）の第１及び第２の側に配置された第１及び第２のビットライン上に現れるように、接続されており、
１つの論理フィールドにはいかなるメモリセルも２個物理的に隣接しないという性質をもつ複数の論理フィールドの上記メモリセルにデータが記憶され、
上記選択手段は１つの論理フィールドからデータを読み取り、第１の組の列ラインを同時に選択するように動作する列デコーダ手段を有し、
選択信号に応答して、各選択された列ラインごとに上記第１と第２のデータ信号のうちの一方のみを選択するためのデータ選択手段が設けられている
ことを特徴とする集積回路読取り専用記憶装置。」の構成をとる発明（以下、本願発明という）であると認められる。
(2)刊行物発明
これに対して、原査定の拒絶の理由に引用された特開昭５７－６６５９５号公報（以下「第１刊行物」という）には、その目的・効果として
無駄のない素子レイアウトと、１セルあたりのこの素子構成数を最小にする事が大巾な集積度の向上に寄与することを踏まえ、両者を満足させるメモリ回路を得る（第２左上欄頁第１７行～左下欄１０行要約）
るものであって、
その目的・効果を達成するための構成として、第１図から第７図とその詳細説明に関連して
半導体基板用に複数のＭＯＳ ＦＥＴによりリードオンリーメモリセルを構成してなるメモリ回路において、アドレスデコーダ回路に接続された複数のデコーダ出力と、データラインを構成する複数の第１導電型の第１拡散層と、この第１導電型の第１拡散層の両側に配置された第１導電型の第２拡散層と、この第１導電型の第２拡散層と前記第１導電型の第１拡散層との間に形成され、前記複数のデコーダ出力の選択されたデコーダ出力にゲートが接続された少なくとも１つの第１チャネル型の第１ＭＯＳ ＦＥＴと、ドレインの各々が前記第１導電型の第１拡散層の各々の一端に接続され、ソースが第１電源電位に接続され、クロック信号が入力されるゲートを有する複数の第２チャネル型のＭＯＳ ＦＥＴと前記第１導電型の第２拡散層をそれぞれのドレインとし、ソースを第２電源電位に接続して成る第１チャネル型の第２ＭＯＳ ＦＥＴ及び第１チャネル型のＭＯＳＦＥＴを含んでメモリセル及び周辺部を構成し、前記アドレスデコーダ回路に入力される複数のアドレス信号の１つと前記クロック信号との論理積を前記第１チャネル型の第２ＭＯＳ ＦＥＴのゲートに入力し、前記アドレス信号の反転信号と前記クロックとの論理積を前記第１チャネル型の第３ＭＯＳ ＦＥＴのゲートに入力するように構成した半導体メモリ回路（第１頁左下欄欄第５行～右下欄第９行記載参照）
をとる発明（以下、第１刊行物発明という）が記載されているものと認められる。
同じく引用された特開昭５３－６８０３９号公報（以下、第２刊行物という）には、半導体記憶措置の高信頼化、特に誤り訂正に関する技術として、
半導体集積回路記憶装置の内部において分散して相互にランダムな位置に記憶する符号記憶
装置（第１ページ左下欄第１８～２０行記載参照）
の構成が記載されており、この構成により
「符号化された情報の記憶位置を分散したことによって信頼性が向上する、なぜなら１つの部分的な欠陥はその近傍にも影響して誤りを起こしている可能性が高いか、記憶位置が分散されていればそのようなある欠陥点の近傍に広がる誤りに対しても訂正可能となる」（第２ページ右下欄第１６行～第３ページ左上欄第１行）という効果を得る発明（以下、第２刊行物発明という）が記載されている。
(3)対比
以下に、本願発明と第１刊行物発明とを対比する。
第１刊行物発明には、審判請求人もその審判請求理由第５頁「（Ｃ－２）発明の構成の対比」の項で認めるように
「複数の行ライン、行ラインに直行し交互に配列される複数の列ライン及びビットライン、行ラインによって制御され列ラインとビットラインの間に配された複数のメモリセルを配し、１本の列ラインの選択により当該列ラインの隣に配された２本のビットラインにメモリセルからの出力が出力されるように構成された」集積回路読取り専用記憶装置
の構成が記載されており、第１刊行物発明と本願発明とでは、本願発明がその構成とする「１つの行ラインを選択する手段（１１０、１１２）と、
少なくとも１本の出力ラインを選択する手段(120)とを具備しており、
上記出力ラインは、列ラインの間に配置されたれたビットライン（Ｂ１・・・Ｂ８）を有し、上記列ラインは、選択された列ラインがアドレスされるときに、第１及び第２のデータ信号が、各選択された列ライン（Ｃ１・・・Ｃ８）の第１及び第２の側に配置された第１及び第２のビットライン上に現れるように、接続されており、
１つの論理フィールドにはいかなるメモリセルも２個物理的に隣接しないという性質をもつ複数の論理フィールドの上記メモリセルにデータが記憶され、
上記選択手段は１つの論理フィールドからデータを読み取り、第１の組の列ラインを同時に選択するように動作する列デコーダ手段を有し、
選択信号に応答して、各選択された列ラインごとに上記第１と第２のデータ信号のうちの一方のみを選択するためのデータ選択手段が設けられている」の構成の記載がないことで相違し、請求人もこの点についての相違を請求理由中で主張をしている。（以下、相違点という）
(4)相違点に対する当審の判断
上記相違点に対する本願発明の目的・効果は、本願発明の認定の項で記載したように「ビットラインと論理フィールドを構成する連想メモリセルが広く分布していることに特徴がある。その結果、回路欠陥部分がビットライン２本以上にまたがっていても論理フィールド１つにつきエラー１個にすることができる。」（明細書第２９頁第９～１３行）することを目的・効果とするものである。
しかしながら、この点は、第２刊行物発明に記載される通りであり、この技術は、一般に「インタリーブ」という技術用語で表現されるものであって、メモリ技術分野においては、ＲＡＭ・ＲＯＭいずれのメモリにも適用しえる周知・慣用の技術であるので、この技術を第１刊行物発明の読取り専用記憶装置に適用することに格別の発明力を要するとすることはできない。
そして、第２刊行物発明を第１刊行物発明に適用するに当たり、本願発明のように「１つの論理フィールドにはいかなるメモリセルも２個物理的に隣接しないという性質をもつ複数の論理フィールドの上記メモリセルにデータが記憶され」るような具体構成とすることは、インタリーブの度合いをどの程度とするがで当業者が容易に設定し得る設計事項と認める。
(5)審判請求理由の検討
審判請求人は、審判請求理由第５頁からの（Ｃ－２）発明の構成の対比の項で第行～頁第行において「『局所的な障害をエラー訂正符号によりマスクするために列ラインを共通に使用する第１ビットラインと第２ビットラインを同時に使用しないように構成すること』が『本願発明は当業者が容易に相当し得るもの』とはとても考えられ」ない、と本願発明と各刊行物発明との相違について主張をしているが、第２刊行物発明の効果には、第２刊行物発明の認定の項で記載したように請求人が主張をするところとほぼ同じ効果を意味する「符号化された情報の記憶位置を分散したことによって信頼性が向上する、なぜなら１つの部分的な欠陥はその近傍にも影響して誤りを起こしている可能性が高いか、記憶位置が分散されていればそのようなある欠陥点の近傍に広がる誤りに対しても訂正可能となる」（第２ページ右下欄第１６行～第３ページ左上欄第１行）記載があるので、審判請求理由での主張を採用することは出来ない。
(6)むすび
したがって、本願発明は、第１・第２刊行物に記載された第１・第２刊行物発明に基づいて当業者が容易に発明をすることができたものと認められるので、特許法第２９条第２項の規定により特許をすることができない。